C++/SYCL で Intel Arc カード上でローカル LLM 推論を実行する machx-inference-engine が、2026 年 11 月 2 日の GitHub コミットで v0.2.35 を公開した。核心は Flash-Next のレイヤー分割が、固定の 2 カード組から --gpus N の N 段チェーンに変わった点である。同じコミットでコミュニティ GGUF の読み取りエラーも同時に修正された。
従来は --gpus が 2 に制限されていた。現在では段 s がカード s のレイヤー区間 [s·48/N, (s+1)·48/N) を担当し、フォワードパス、パイプラインプリフィル、MTP ドラフトヘッド（推測デコーディング用）の検証ラウンド、プロンプトルックアップ、プロンプトキャッシュ、再開点、リクエストレーン、画像ステージングがすべて同じチェーン段を経由する。4 枚組の Arc Pro B70 サーバーを構築しようとしていたユーザーが、中間段が一部のパスにのみ接続され、48 レイヤーのうち 24 レイヤーしか実行されなかった問題点を報告しており、この変更は段を一つも飛ばせない構造に修正する。
検証は実機の 4 枚ではなく IE_Q4E_LOGICAL_CARDS テストスイッチで、1 枚のカードを複数段に分割して 2 枚に 4 段等同于せる方式で行われた。このときグリーディ応答は 2 段サーバーとバイト単位で一致し、ie-qwen4exp-run2 ゲートツールが N 段チェーンのロジットを 1 枚基準とビット単位で比較したところ、4 段と 3 段が通過した。IE_Q4E_RUN2_SKIP_STAGE のセルフチェックは、1 段でも欠落ちすると通過できない。別途、エンジンコントローラーは per_layer_token_embd.weight を IQ4_NL（1 行あたり 90 バイト）で書き込むが、Unsloth Q8_0 や UD-Q6_K_XL などのコミュニティファイルは Q8_0（1 行あたり 170 バイト）で格納している。ゲーターが一つの形式しか読み取らなかったため、ファイルはロードされながら不正解を返していたが、今後は dtype ごとに読み取り、別の形式は名前で拒否する。P2P 共有コンテキストも全カードを保持し、カードペアごとに双方向の peer access を有効にする。
ただし実機 4 枚は確保できなかった。4 枚の数値はユーザーの初回測定値の_recordsのみが残っており、検証は 2 枚カードの論理分割に依存している。カード直接転送である IE_P2P=1 は、B70 での測定でホスト経由の方が速かったため 2 段機能として残されている。expert アップロード用の pinned メモリ経路を有効にすると、デコードが 14〜23% 遅くなり、最初のトークンが 47% 遅れるため既定は無効である。コミュニティファイルのルーティング expert は、ロード時にまだ F16 のコピー（ファイルサイズの 1.88 倍）をホストメモリに読み込む。Flash-Next を複数の Arc カードに分けて動かす予定があるなら v0.2.35 は試す価値のある段階だが、実機 4 枚の数値と expert ストリーミング対応は次バージョンの課題である。