christopherowen/dgx-spark-networking は、DGX Spark でスイッチを使わずに RoCE（RDMA over Converged Ethernet）ベースの collective 演算を処理し、NCCL プロファイリングとファブリックツールも併せて含むリポジトリである。2026 年 11 月 1 日 17:04 UTC に push されたコミット 1fd6a1fbd8dc4884057046d1ebd93d585c9e4bcf は、このリポジトリの vLLM 連携にある 1 つのファイル（sparknet/integration/vllm/roce_all_reduce.py、17 行追加・5 行削除）を変更した。内容は 1 点だけだ。vLLM に組み込まれた独自のワンショット AllReduce 実装（SparknetOneShotAllReduce）が、スロット 1 個のサイズ（_slot_bytes）以下の転送だけを処理するようになった。
変更は判断関数 3 箇所に表れる。reduce-scatter、exchange、all-to-all の各行はともにテンソルのバイト数を _slot_bytes と比較し、サイズを超えている場合は独自の経路を使わず PyNCCL（通常の NCCL 呼び出し経路）へ 넘ぎる。逆に all-gather では sliced=True の表示が削除された。コミットメッセージは、このように範囲を絞り込んだ理由を「large SP prefill chunks」を PyNCCL で処理させるためだと説明している。プリフィルとは推論で入力を先に通す区間のことである。
ただし、コミット内に性能数値はない。スロット 1 個の大きさも併せて示されておらず、どのサイズから経路が分かれるのかは分からない。ベンチマークもこの資料には含まれていない。リポジトリが DGX Spark 向けの推論レシピを視野に当てたツールである点を踏まえると、この変更は特定のハードウェアとファブリック構成の中で、大きな入力を標準 NCCL 経路へ回す調整として読むのが妥当だろう。他の環境へそのまま適用できる改善というより、当該構成での動作を変えたという事実までしか確認できない。